用于100 Gbit/s DP-QPSK发射机的性能均衡硅基单端推挽调制器设计
摘要
设计一款性能均衡的高带宽硅基电光调制器，以在高速光芯片通信系统中对带宽、传输速率和插入损耗等关键性能指标进行综合优化。通过仿真优化调制器的结构参数，成功设计出一款适用于100 Gbit/s双偏振四相相移键控（DP-QPSK）发射机的调制器，其仿真带宽达到约25 GHz。该调制器的长度为2.5 mm，半波电压为3.3 V，插入损耗为6~7 dB。为了实现各项性能的均衡，在设计过程中充分考虑插入损耗、带宽和消光比的协调优化。在回片测试中，单个调制器的带宽超过20 GHz，同时支持40 Gbit/s的传输速率。在封装后四相相移键控（QPSK）调制器的眼图测试结果中，同相/正交（I/Q）两路解调优化后的传输速率均超过15 Gbit/s，两路同时进行信号传输时支持10~50 Gbit/s速率，同时能产生较清晰的眼图和星座图效果。这证明其良好的带宽适应性与均衡的调制性能。基于这部分优化结果，预计该调制器芯片能够实现DP-QPSK调制下100 Gbit/s传输速率，且具备优异的性能均衡性，在低插入损耗下满足高带宽的重点需求。
引用本文（GB/T 7714）
王洪 Wang Hong, 熊祎缇 Xiong Yiti, 鲍雄平 Bao Xiongping, 等. 用于100 Gbit/s DP-QPSK发射机的性能均衡硅基单端推挽调制器设计[J]. Acta Optica Sinica, 2025.
引文网络
本站仅收录题录与摘要供学习参考，全文版权归属出版方；如有侵权请联系我们删除。