基于国微DSP的大数量排序算法设计与实现
摘要
排序算法是工程和算法研究中的基础问题，大数量的排序算法运算量大、耗时长。通用DSP（数字信号 处理）芯片虽然具备非常快速的数据处理能力，但是受限于DSP系统结构、与算法的适配等原因，算力无法完全用于 大数量排序。国微DSP是一款完全自主知识产权的异构多核高性能芯片，本文结合国微DSP中异构多核的架构特征， 充分发挥DSP核和CPU核的协同优势。通过实测，相较于应用广泛的高性能DSP芯片TMS320C6678，基于国微DSP设 计与实现的大数量排序算法，具备更优良的效率，提升两倍以上。
引用本文（GB/T 7714）
王文青, 张 超, 张 涛. 基于国微DSP的大数量排序算法设计与实现[J]. 电子通信与计算机科学, 2024.
引文网络
本站仅收录题录与摘要供学习参考，全文版权归属出版方；如有侵权请联系我们删除。