Ultra-low power S-Boxes architecture for AES
摘要
设计为低力量的标准(AES ) 密码学嵌入的精力有效的先进加密是关键的以有限电池为动力的系统。自从 S 盒子，消费许多全部的 AES 电路电源，减少 AES 电源消费的一条有效途径在减少 S 盒子电源消费在于。在 S 盒子的各种各样的实现之中，最精力有效的是 decoder-switch-encoder (DSE ) 建筑学。在这篇论文，我们精制 DSE 建筑学并且建议更低的电源的一更快的、更紧缩的 S 盒子体系结构：一改善并且完整平衡的 DSE 建筑学。这体系结构用 0.25 μ m 1.8V UMC 互补金属氧化物半导体技术在 10 MHz 完成 68 μ W 的低电源消费。与原来的 DSE S 盒子相比，它进一步分别地在 8% ， 14% 和 10% 减少延期，门计数和电源消费。在健全时间，模拟结果证明改进 DSE S 盒子以力量区域产品和力量延期产品在各种各样的 S 盒子体系结构之中有最好的表演，并且它为实现低电源 AES 密码学是最佳的。
引用本文（GB/T 7714）
Xing Xing, Jipeng, Zou, 等. Ultra-low power S-Boxes architecture for AES[J]. 中国邮电高校学报：英文版, 2008.
引文网络
本站仅收录题录与摘要供学习参考，全文版权归属出版方；如有侵权请联系我们删除。