3.75GHz0.35μmCMOS1：4静态分频器集成电路设计

2001Acta Scientiarum Naturalium Universitatis SunyatseniEngineering被引 0

摘要

给出了一个利用0.35 μm CMOS工艺实现的1:4静态分频器设计方法.该分频器采用源极耦合场效应管逻辑电路,基本结构与T触发器相同.测试结果表明,当电源电压为3.3 V、输入信号峰峰值为O.5 V时,芯片可以工作在3.75 GHz,功耗为78 mW.

包志华, 景为平. 3.75GHz0.35μmCMOS1：4静态分频器集成电路设计[J]. Acta Scientiarum Naturalium Universitatis Sunyatseni, 2001.

参考文献与被引分析加载中…

本站仅收录题录与摘要供学习参考，全文版权归属出版方；如有侵权请联系我们删除。