基于建立-向下偏转过程11-bit 1-MS/s逐次逼近型模数转换器的设计
摘要
采用0.35μm CMOS工艺设计了一款基于建立-向下（set-and-down）偏转过程11-bit1-MS/s的逐次逼近型模数转换器（SAR ADC）,分析了电容网络的偏转过程。采用本文电容偏转过程的11-bit SAR ADC平均电容偏转能耗比传统的SAR ADC降低了81.25%,且单位电容的总数与传统SAR ADC相比也降低了50%。采用0.35μm 2P3M CMOS工艺对SARADC电路进行了版图绘制,版图尺寸约为705μm×412μm。后仿真结果表明,信号与噪声和失真比达到了66.6dB,有效精度达到了10.7bit。
引用本文（GB/T 7714）
常玉春, 余昭杰, 李靖, 等. 基于建立-向下偏转过程11-bit 1-MS/s逐次逼近型模数转换器的设计[J]. Acta Scientiarum Naturalium Universitatis Sunyatseni, 2013.
引文网络
本站仅收录题录与摘要供学习参考，全文版权归属出版方；如有侵权请联系我们删除。