基于0.25μm CMOS工艺的1.25 Gb/s 1:10分接器设计
摘要
介绍一种用于千兆以太网的1．25Gb／s分接器电路。该电路实现了1路1．25Gb／s高速差分数据到10路125Mb／s低速并行单端数据的分接功能。电路采用树型分接器结构进行设计，包含一个高速1：2分接器电路和两个低速1：5分接器电路。芯片采用台湾TSMC的0．25μm混合信号标准CMOS工艺进行设计，后仿真结果表明，所设计电路完全达到了千兆以太网的系统要求。可以工作在1．25Gb／s的数据速率上。
引用本文（GB/T 7714）
夏昊天, 王志功. 基于0.25μm CMOS工艺的1.25 Gb/s 1:10分接器设计[J]. Acta Scientiarum Naturalium Universitatis Sunyatseni, 2006.
引文网络
本站仅收录题录与摘要供学习参考，全文版权归属出版方；如有侵权请联系我们删除。