4×6 MIMO信道解码器的FPGA设计与实现
摘要
多输入多输出（MIMO）技术在现代无线移动通信系统中应用广泛,FPGA实现MIMO信道估计和解码是其实用化的关键.为保证系统性能,设计了一种OFDM-MIMO系统的并行流水浮点4×6 MIMO信道解码器,并在单片Xilinx Vertix6 FPGA芯片上进行了实现.实验结果表明,系统处理速率可以达到120 MHz,可以用于速率为1.485 Gbit/s的HDI高清视频的实时传输.
引用本文（GB/T 7714）
蔺吉顺, 刘东华. 4×6 MIMO信道解码器的FPGA设计与实现[J]. 电视技术, 2014.
引文网络
本站仅收录题录与摘要供学习参考，全文版权归属出版方；如有侵权请联系我们删除。