低功耗H.264 Baseline解码IP核设计
摘要
采用环形码流缓冲结构、首＂1＂检测方法和优先级非均匀分割技术,设计一款低功耗H.264 Baseline视频解码IP核,并对该IP核进行了软件仿真和现场可编程门阵列（FPGA）验证.结果表明,该IP核的功耗为918μW,降低了44%,H.264/AVC Baseline QCIF解码速度达到30帧·s-1,可满足实时解码需求.
引用本文（GB/T 7714）
朱坤旺, 傅文渊, 凌朝东. 低功耗H.264 Baseline解码IP核设计[J]. 华侨大学学报：自然科学版, 2011.
引文网络
本站仅收录题录与摘要供学习参考，全文版权归属出版方；如有侵权请联系我们删除。