基于修正ANT逻辑高速树形32Bit Carry Lookahead加法器
摘要
一种用修正全NMOS管逻辑（ANT）实现的树形结构高速32bit carry Lookahead加法器，使用两相时钟动态CMOS逻辑、修正不反向ANT逻辑和二进制树形结构实现。该加法器运用0．25μm工艺,文中给出了修正ANT逻辑中所有晶体管的宽长尺寸和仿真结果，最高工作频率为2GHz。计算结果在3．5个时钟周期后有效。
引用本文（GB/T 7714）
吴艳, 罗岚. 基于修正ANT逻辑高速树形32Bit Carry Lookahead加法器[J]. Acta Scientiarum Naturalium Universitatis Sunyatseni, 2006.
引文网络
本站仅收录题录与摘要供学习参考，全文版权归属出版方；如有侵权请联系我们删除。